蘋(píng)果M1 Ultra芯片解析：如何實(shí)現雙芯性能翻倍

  【天極網(wǎng)筆記本頻道】在當下的半導體行業(yè)中，Chiplet(芯粒)設計已經(jīng)成為行業(yè)主流，推動(dòng)Chiplet發(fā)展的AMD獲益良多。蘋(píng)果在3月9日的發(fā)布會(huì )上推出自研的M1 Ultra芯片，通過(guò)UltraFusion架構將兩個(gè)M1 Max芯片拼在一起，使芯片的各項硬件指標翻倍，性能也得到大幅提升。 

  性能方面，蘋(píng)果M1 Ultra支持128GB高帶寬、低延遲的統一內存，內建20個(gè)CPU核心、64個(gè)GPU核心和32核神經(jīng)網(wǎng)絡(luò )引擎，每秒可提供高達22萬(wàn)億次運算，其GPU性能是蘋(píng)果M1芯片的8倍，比最新的16核PC臺式機高90%;

  早在2021年10月的M1 Max中使用了UltraFusion技術(shù)，但直到M1 Ultra發(fā)布會(huì )上才正式公開(kāi)。UltraFusion架構使用硅中介層(Silicon Interposer)和微型凸塊(Micro-Bump)，將芯片連接信號超過(guò)10000個(gè)，提供2.5TB/s超高處理器間帶寬和低延遲。UltraFusion的互聯(lián)帶寬其他多芯片互連技術(shù)的4倍多，領(lǐng)先于由英特爾、AMD、ARM、臺積電和三星等眾多行業(yè)巨頭組成的通用芯?；ミB聯(lián)盟(UCIe)。 

  根據蘋(píng)果公司和臺積電已發(fā)表的專(zhuān)利和論文，從2.5D/3D互連和技術(shù)層面解析UltraFusion封裝架構。最近幾年，隨著(zhù)摩爾定律的逐漸放緩，新的“摩爾定律2.0”開(kāi)始被芯片廠(chǎng)商接受，摩爾定律2.0的核心，就是封裝技術(shù)，讓芯片封裝從傳統的2.5D升級到3D，這新技術(shù)包括了英特爾Foveros、臺積電的3D晶圓鍵合(wafer-on-wafer)等。 

  從M1 Ultra發(fā)布的UltraFusion圖示可以看到，蘋(píng)果M1 Ultra應該是采用臺積電基于第五代CoWoS Chiplet技術(shù)的互連架構。Chip-on-Wafer-on-Substrate with Si interposer(CoWoS-S)是一種基于TSV的多芯片集成技術(shù)，廣泛應用于高性能計算(HPC)和人工智能(AI)加速器領(lǐng)域。

  隨著(zhù)CoWoS技術(shù)的進(jìn)步，可制造的中介層(Interposer)面積穩步增加，全掩模版尺寸及戶(hù)翻了一番，從大約830mm2提升至1700mm2，中介層面積的增加，會(huì )讓封裝后的芯片的面積加大。臺積電第5代CoWoS-S達到最多三個(gè)全光罩尺寸(大約2500mm2)的水平，通過(guò)雙路光刻拼接方法，讓硅中介層可容納1200mm2的多個(gè)邏輯芯粒和八個(gè)HBM(高帶寬內存)堆棧，芯粒與硅中介層的采用面對面(互連層與互連層對接)的連接方式。

  在UltraFusion技術(shù)中，通過(guò)CoWo-S5的裸片縫合(Die Stitching)技術(shù)，可將4個(gè)掩模版拼接來(lái)擴大中介層的面積。這種方法可讓4個(gè)掩模被同時(shí)曝光，并在單個(gè)芯片中生成四個(gè)縫合的“邊緣”。蘋(píng)果公司的專(zhuān)利還提到，UltraFusion技術(shù)的片間互連可以是單層金屬、也可以是多層金屬。 

  UltraFusion不僅是簡(jiǎn)單的物理連接結構，封裝架構中還有6項特別優(yōu)化過(guò)的技術(shù)。

  第一項就是在UltraFusion芯片中，加入新的低RC(電容x電阻=傳輸延遲)金屬層，它能夠在毫米互連尺度上提供更好的片間信號完整性。與傳統的多芯片模塊(MCM)等封裝解決方案相比，UltraFusion的中介層在邏輯芯粒之間或邏輯芯粒和存儲器堆棧之間提供密集且短的金屬互連。擁有片間完整性更好、能耗更低，同時(shí)還能以更高的頻率運行。

  第二項就是互連功耗控制，UltraFusion使用可關(guān)閉的緩沖器(Buffuer)，進(jìn)行互連緩沖器的功耗控制，有效降低暫停的互連線(xiàn)的能耗。

  第三項是優(yōu)化高縱橫比的硅通孔(TSV)，TSV是硅中介層技術(shù)中另一個(gè)非常關(guān)鍵部分。UltraFusion/CoWoS-S5通過(guò)使用重新設計的TSV，優(yōu)化傳輸特性，以適合高速SerDes傳輸。

  第四項集成在中介層的電容(iCAP)，UltraFusion在中介層集成深溝槽電容器(iCap)，提升芯片的電源完整性。集成在中介層的電容密度超過(guò)300nF/mm2，幫助各芯粒和信號互連享有更穩定的供電。

  第五項新的熱界面材料，UltraFusion通過(guò)集成在CoWoS-S5中，使用熱導率>20W/K的新型非凝膠型熱界面材料(TIM)，擁有100%u0提高各個(gè)高算力芯粒的散熱能力，提升整體散熱性能，降低積熱。

  第六項通過(guò)Die-Stitching技術(shù)有效提升封裝良率降低成本，UltraFusion僅將KGD(Known Good Die)進(jìn)行鍵合，避免傳統WoW(Wafer on Wafer)或CoW(Chip on Wafer)中失效的芯粒被封裝的問(wèn)題，提升封裝后的良率，降低整體的平均成本。 

  編輯點(diǎn)評：蘋(píng)果的UltraFusion技術(shù)充分結合封裝互連技術(shù)、半導體制造和電路設計技術(shù)，為整合面積更大、性能更高的算力芯片提供巨大的想象空間。同時(shí)，M1 Ultra的成功，會(huì )讓傳統的芯片制造商，感受到更大的壓力。

  作為未來(lái)半導體的發(fā)展方向，先進(jìn)封裝技術(shù)在最近幾年已得到廣泛的應用，同時(shí)獲得大眾的認可。特別是越來(lái)越多廠(chǎng)商加入到自研芯片的大軍，如何提升Chiplet之間的互聯(lián)、再到與HBM或DDR內存之間的帶寬，也是延續摩爾定律的焦點(diǎn)。